IC Designflow

IC-Design-flow.md

Quy trình thiết kế vi mạch số (Digital IC Design Flow)

1. Đặc tả (Specification)

• Xác định chức năng mạch, đầu vào/đầu ra.
• Yêu cầu về hiệu năng, công suất, chi phí.

2. Thiết kế kiến trúc (Architecture Design)

• Chia hệ thống thành các khối chức năng.
• Xác định luồng dữ liệu và điều khiển.
• Định nghĩa pipeline, bus, bộ nhớ, ngoại vi.

3. Mô tả RTL (Register Transfer Level)

• Viết code HDL (Verilog/VHDL/SystemVerilog).
• Thiết kế chi tiết từng khối.
• Tạo testbench cơ bản.

4. Kiểm chứng chức năng (Functional Verification)

• Mô phỏng RTL với testbench.
• Áp dụng UVM, constrained-random test.
• Đảm bảo đáp ứng đặc tả.

5. Tổng hợp logic (Logic Synthesis)

• RTL → netlist cổng logic.
• Kiểm tra area, power, timing sơ bộ.

6. Thiết kế vật lý (Physical Design)

• Floorplanning: bố trí các khối IP, bộ nhớ.
• Placement: đặt cell logic.
• Clock Tree Synthesis (CTS): phân phối xung clock.
• Routing: đi dây kết nối.
• Physical Verification: DRC, LVS.

7. Phân tích & tối ưu (Signoff Analysis)

• Static Timing Analysis (STA).
• Power analysis.
• Kiểm tra SI/IR drop/EMI.

8. Tape-out

• Xuất dữ liệu GDSII/OASIS cho fab.
• Bản thiết kế cuối cùng để sản xuất.

9. Chế tạo & Kiểm thử sau sản xuất

• Sản xuất chip tại foundry.
• Kiểm thử trên board.
• Đối chiếu với mô phỏng, feedback.

---

Sơ đồ quy trình

flowchart LR
    A[Đặc tả<br>(Specification)] --> B[Thiết kế kiến trúc<br>(Architecture Design)]
    B --> C[Mô tả RTL<br>(HDL)]
    C --> D[Kiểm chứng chức năng<br>(Simulation & Verification)]
    D --> E[Tổng hợp logic<br>(Logic Synthesis)]
    E --> F[Thiết kế vật lý<br>(Physical Design)]
    F --> G[Phân tích & Tối ưu<br>(Signoff Analysis)]
    G --> H[Tape-out]
    H --> I[Chế tạo & Kiểm thử<br>(Fabrication & Validation)]

Loading